



24. 針對單一週期 (single cycle)、多重週期 (multicycle) 和管線化 (pipelined) 實作 MIPS 機器，下列敘述何者正確？
- ① 單一週期的時脈週期最短  
② 多重週期的時脈頻率最慢  
③ 管線化有最小的 CPI  
④ 單一週期所需的硬體最簡單
25. 下列對 RISC (reduced instruction set computer) 及 CISC (complex instruction set computer) 之敘述，何者錯誤？
- A. CISC CPU 有較複雜的指令集  
B. RISC CPU 指令長度多為固定  
C. RISC CPU 定址模式較多  
D. 通常對同一個程式而言，RISC CPU 指令數會少於 CISC CPU
- ① 僅 C  
② 僅 A、B  
③ 僅 C、D  
④ 僅 A、B、D
26. 編譯器技術不能改善下列何者？
- ① CPI (clock per instruction)  
② 時脈頻率  
③ 指令數目  
④ 控制危障 (control hazard)
27. 下列何種最佳化方法會找出共同子運算，並將第一次計算的值，存入暫時的變數中，以免重覆計算？
- ① 程式碼移動 (code motion)  
② 常數替換 (constant propagation)  
③ 複製替換 (copy propagation)  
④ 去除共同子運算 (common subexpression elimination)
28. 管線中的前饋 (forwarding) 技術無法改進下列何者？
- ① 程式指令數目  
② 執行時間  
③ 資料危障產生的暫停  
④ CPI (clock per instruction)
29. 在一個資料區塊大小為 16KB，且每個區塊為 4 個字組 (每個字組 4 個 bytes) 的直接對映 (direct-mapping) 快取，假設位址為 32 位元，則此快取需要多少位元 (含一有效位元)？
- ① 147K 位元  
② 148K 位元  
③ 149 K 位元  
④ 150 K 位元
30. 有一 32 位元的虛擬位址，每頁為 4KB，分頁表的每個 Entry 為 4 bytes，則分頁表的總大小為何？
- ① 1MB  
② 2MB  
③ 4MB  
④ 8MB
31. 暫存器檔 (register file) 係屬下列何者的一部份？
- ① 快取記憶體  
② DRAM  
③ CPU  
④ Flash memory
32. 下列何項技術可以加速一道指令 (fetch、decode、execute) 的完成？
- ① 雙核心  
② 管線化  
③ 超純量  
④ 快取記憶體
33. 利用重新組織迴圈，使其重組後之迴圈中每一個回合 (iteration) 內的指令是從原來迴圈不同回合中挑選組合而成的，這種技術稱為：
- ① 迴圈向量化 (loop vectorized)  
② 軟體管線 (software pipelining)  
③ 迴圈展開 (loop unrolling)  
④ 動態排程 (dynamic scheduling)
34. 下列有關平行化 (parallelism) 的技術，何者可減少流程危障延遲 (control hazard stall)？
- ① 追蹤排程 (trace scheduling)  
② 前饋 (forwarding)  
③ 軟體管線 (software pipelining)  
④ 迴圈展開 (loop unrolling)
35. 如果記憶體的一區塊只可能出現在快取記憶體的某一位置，這種快取記憶體被稱為：
- ① 直接對映 (direct mapped)  
② 全關聯 (fully associative)  
③ 組關聯 (set associative)  
④ 區關聯 (sector associative)
36. 考慮兩個相鄰的指令 i 和指令 j，若指令 i 出現在指令 j 之前，而指令 j 在指令 i 寫入資料前讀取資料，此危障 (hazard) 稱為：
- ① WAR  
② WAW  
③ RAW  
④ RAR

37. 有關平行化 (parallelism) 的技術中，下列何者主要是以軟體為基礎？
- ① 條件跳躍預測 (branch prediction)  
② 超長指令集 (VLIW)  
③ 超純量 (superscalar)  
④ 動態排程 (dynamic scheduling)
38. 下列對記分板 (scorboarding) 技術的敘述，何者錯誤？
- ① 可提升指令平行化的程度  
② 運用暫存器重新命名 (register renaming) 的技巧  
③ 利用共用資料匯流排 (common data bus) 將結果廣播至功能性單元 (functional unit)  
④ 需要大量硬體支援
39. 下列實現 I/O 裝置與記憶體的資料傳輸技術中，何者較適合用於高性能裝置？
- ① 輪詢 (polling)  
② 直接記憶體存取 (DMA)  
③ 窺探 (snooping)  
④ I/O 中斷
40. 下列有關 RAID 之敘述，何者錯誤？
- ① RAID 是利用冗餘性 (redundancy) 提升硬碟儲存之有效性  
② RAID6 是最昂貴的 RAID 作法  
③ RAID0 只將資料分散到不同硬碟，並無錯誤更正功能  
④ RAID1 是利用映射 (mirroring) 原理
41. 在虛擬記憶體中，最適合何種更新策略 (update policy)？
- ① write through  
② write buffer  
③ write around  
④ write back
42. 下列有關失誤 (miss) 的敘述，何者正確？
- ① 容量失誤 (capacity miss) 無法降低  
② 在直接對映式 (direct mapped) 的快取記憶體中，不會發生衝突失誤 (conflict miss)  
③ 強迫性失誤 (compulsory miss) 也稱為冷啟動失誤 (cold-start miss)  
④ 在全關聯 (fully associative) 快取記憶體中，不會發生容量失誤
43. 下列與 Amdahl's law 相關之敘述，何者錯誤？
- ① 可應用於平行計算的電腦上  
② 效能的增速 (speedup) 定義  
③ 可用來比較兩個系統的效能  
④ 程式指令間的資料相依程度
44. 假設一個分頁系統 (paging system) 中，其主記憶體含 3 個區塊框 (frame)，考慮下列 reference 順序：  
1, 2, 3, 4, 2, 1, 5, 2, 1, 2, 3, 6, 4, 3  
如果使用 LRU (least-recently-used) replacement algorithm 情況下，將會有多少次的成功擊中 (hit)？  
(請注意：剛開始時這 3 個分頁都是空的)
- ① 3  
② 4  
③ 5  
④ 6
45. 請問 2 階記憶體結構中，假設快取記憶體的取存時間為 1 奈秒，主記憶體的取存時間為 100 奈秒；如果有效取存時間為 10 奈秒，則 hit ratio 為何？
- ① 0.909  
② 0.808  
③ 0.888  
④ 0.99
46. 多處理器系統中，將微處理器和快取記憶體連接到共享記憶體，大多使用下列何種協定？
- ① 目錄式 (directory-based)  
② 暫存器式 (register-based)  
③ 窺探 (snooping)  
④ 輪詢 (polling)
47. 在管線式 (pipelined) 處理器中，同一個時脈週期，若硬體不能滿足某些指令共同硬體資源需求，導致指令無法執行，此現象稱之為：
- ① 流程危障 (control hazard)  
② 資料危障 (data hazard)  
③ 結構危障 (structural hazard)  
④ 衝突危障 (conflict hazard)
48. 在單一 I/O 裝置做 I/O 資料傳輸，下列何者具有最低延遲時間的特性？
- ① 輪詢 (polling)  
② 直接記憶體存取 (DMA)  
③ 窺探 (snooping)  
④ I/O 中斷
49. 在 RAID 中，下列何者在運作時每筆存取都會動用所有硬碟？
- ① RAID1  
② RAID3  
③ RAID2  
④ RAID0
50. 在快取記憶體中，下列何種技術可幫助寫透 (write-through) 策略提升處理速度？
- ① 寫入暫停 (write stall)  
② 寫入緩衝區 (write buffer)  
③ 寫回 (write back)  
④ 寫入合併 (write merging)